ja tutaj nie powinnem nic podawac za te wyzywanie mnie itd. ale jezeli juz cos napisalem to zeby nie wyjsc na idiote zalaczam zdjecia tego o czym pisalem , sa to zdjecia z xilinx vivado + zdjecie plyty z fpga na ktorej ja pracuje
https://imgur.com/a/j3P3aXU
nie mam zamiaru tutaj nic wiecej pokazywac dodam ze to co wy probujecie w tej chwili zrealizowac (faultowanie soc i podobne tematy) ja z tym wszystkim zaczalem pod koniec 2015 roku (zara jak zerwalem kontakt z moneyboxem) wiec jakies pojecie nt. mam
powiem tak niech ktorys z was uruchomi wreszcie ten glitcher i wykona 1 poprawny fault np. na starym procesorze sti7111 bo chipwhisperer (samym cw-lite) sie tego nie da zrobic... on potrzebuje pewne modyfikacji i ogolem jest to dla mnie shit z masa zbednego kodu + masa pozbawionej funkcjonalnosci z powodu nadmiaru tego kodu
ponadto z moich experymentow wynika iz spartan-6 (z cw-lite) do tego co probujecie zrobic jest za slaby (za wolne porty I/O +_ niska rozdzielczosc faultowania) do zabawy z procesorami dvb potrzebny jest (wymagany) zaawansowany trigger + najlepiej to trigger hex , nie wysterujecie faultow bez tego ficzera nie bedziecie wiedzieli gdzie i kiedy poslac fault itd. + mocne fpga np. artix-7
jezeli ktos nie wie co to jest trigger (i skad taka cena za cw-pro)
w skrocie trigger to jest wyzwalanie urzadzenia pomiarowe posiadaja ograniczona mozliwosc rejestracji przebiegow dlatego uzywa sie trigger
to jak program wykonuje jakis kod ma jakies warunki tym jest wlasnie trigger momentem wyzwalania (uchwytem) , zeby przeprowadzic atak na sygnatury wymagany jest szybki trigger , pamieci spi z dekoderow pracuja przy fr 50 - 80mhz i zeby podpiac sie gdzies pod wykonywany kod i poslac fault trzeba miec odpowiedni trig. (2)
chipwhisperer-lite posiada tylko trigger 0/1 wersja pro posiada trigger np. uart i inne + trigger SAD i moim zdaniem nie jest wart swojej ceny bo on itak moze tylko do 100mhz to juz lepiej kupic i przerobic sobie oscyloskop ale (1)
2 na zdjeciach ktore widzicie jest prosty trigger 1/0 w verilogu to zaledwie kawalek kodu w verilog , trigger hex to np. mozliwosc definiowania sekwencji bajtow po ktorym nastapi wlasciwe wyzwalanie (nastepnie fault lub pomiar)
czyli moze to dzialac tak jezeli spod adresu pamieci spi 0x400 zostanie pobrana wartosc sygnatury 04200102034 (to przyklad) to wtedy trigger aktywuje sie i przekazuje informacje ze ma nastapic atak...
ale takiego triga nie wykonacie zadnym chipwhisperer (i uwaga!) nie zrobicie tym doslownie nic w kwestii dekoderow to tylko tak fajnie na filmach wyglada i na zdjeciach (3)
1. nie wiecie co to jest i za co placicie , niektore oscyloskopy da rade zsynchronizowac z zegarem DUT trzeba je przerobic do tego celu (utrata gwarancji) ja uzywam 2 oscyloskopy firmy rigol ds1054z i seria mso5000 , ten pierwszy mial fabrycznie pasmo analogowe do 50mhz (przerobilem do 100mhz) drugi mial 70mhz (zostal podkrecony do 300mhz) + mso ma wyprowadzony input do synchronizacji z zegarem ofiary i zajebiscie duzy sample rate (zaden chipwhisperer tyle nie ma) ja to samemu dorobilem do mso dodam ze do serii ds105x tez da rade dorobic ale starego nie ruszalem on ma fabrycznie sample rate do 2g/s mso ma do 8g/s a po przerobce (ja nawet nie liczylem ile mi wyszlo ale wiem ze zajebiscie duzo)
3. poczawszy od serii STI7108 z STTKD jest to procesor 3 generacji kolejne za nim to h2xx h3xx h4xx w tych procesorach + w kazdym nowszym bcm mstar ali jest zaimplementowany ASIC do ochrony tresci video ktory wyklucza min. zastosowanie pomiarow DPA
ten asic zaprojektowal naukowiec (kryptograf) Paul Kocher teraz to jest wlasnosc firmy rambus kazdy nowy procek to ma jest to aktywowane fusem
https://wikileaks.org/sony/docs/05/docs/Content Protection/CryptoFirewall_Overview.pdf
CFI crypto firewall IP
wiec te pomiary to sobie mozecie z glowy wybic , byc moze ktoremus uda sie odpalic SPA (simple power analisys) jak dolozy sobie kilka dodatkowych zer po przecinku do sprzetu ktory bedzie musial zakupic
ja z tym wszystkim zaczalem pod koniec 2015 i probowalem przerobic kod chipwhisperer dostosowac pod siebie pozniej z tego zrezygnowalem i odpalilem artixa (po paru dluzszych przerwach praca sprawy rodzinne itd.) , faultowanie weryfikacji sygnatur w nowszych prockach dvb jest nie lada wyzwaniem (nie jest proste w realizacji) trzeba powywalac kilka warunkow kazdy krok i kazdy kolejny krok musi byc analizowany ponadto jezeli wystepuje x3 krotny random to jest pies pogrzebany bo nie wtraficie glitchem w 3 rozne miejsca za 1 zamachem jest to 3-krotna weryfikacja tego samego ktora wykonuje sie w roznych odstepach czasu
jakby bylo razy 2 to by problemu nie bylo ale jak jest razy 3 to trzeba to pozostawic i skoczyc gdzie indziej
takze najpierw musicie cos sprawdzic nastepnie pisac i na samym koncu podjac sie jakiegos wyzwania , odpowiedni cel musi zostac ogarniety a nie ze cos tam komus dziala to mi musi dzialac itd.
aha i czy cos dalo sie tym wszystkim zrobic ? "profesor klaus"
jest to zaledwie moze z 3 - 5% tego co by sie chcialo zrobic i co tak fajnie wyglada tylko na filmach i w opisach
ja powiedzialem ze moge wykonac fault i czym moge go wykonac (driverem jest fpga i jest to przewaznie stan 010) ale co jest elementem wyjsciowym pod procesory dvb ? myslicie ze to sie tak prosto da jak na filmach z youtube ? te zagadke pozostawie do rozwiazania dla was samych
i jezeli ktoremus uda sie rzeczywiscie wykonac jakis fault to niech wysle mi wiadomosc na email (matrix4all ponoc rade dal) ale cos mi nie pasuje w jego (w opisie jego postu)
to wszystko co mam do dodania w tym temacie i jakis kontakt do mnie pozostaje
edit:
zara jak zerwalem kontakt z moneyboxem > slyszalem ponoc ze on probowal enigme zrobic pod h2xx srifi dla tego druciarza z wroclawia ale mu nie wyszlo - zabraklo SDK pod H2xx ?
ja tez nie mam tego czego szukacie moznaby powiedziec ze jakies szczatkowe SDK ktore zawiera STTKD + liby + pdfy gdzies tam sa ale nic pozatym i jakies enigmy raczej mnie srednio interesuja
cofnijcie sie pare postow wstecz i sprawdzcie log ze srifi ktory podalem jak wyglada proces weryfikacji sygnatury ile danych jest ladowanych przez procesor do internall soc + encrypted secure boot
ten log to nie zadne dane z IDA tylko wprost z analizatora (w IDA tego nie widac) , ja ten log wciaz aktualizuje (w wolnych chwilach) czyli to co jest dla mnie zrozumiale komentuje wracam do logow sprawdzajac cos kolejnego itd.
@cezar ja nie wiem co sie dzieje na tych forach moze raz na miesiac je przegladam moje zycie totalnie pop. ja popelnilem kilka wielkich bledow w przeszlosci i teraz nadszedl czas zeby je naprawic , nie wiem co mi z tego wyjdzie i ile bede mogl zrobic ale od paru dni jestem mysle na dobrej drodze
ja ma w tej chwili troche wiecej czasu do wiosny ale wiem ze jak nadejdzie wiosna i zrealizuje to co chce to juz nie bede mial tyle czasu na to wszystko ale itak cos tam bede robil
w skrocie oni w nc mieli cos tam pozmieniac na 1884 i do dzisiaj tego nie zrobili jestem wiecej jak pewien ze nagra oferuje jakies aktualizacje ale sa zbyt drogie dla nich zeby je w tej chwili wykupic bo skoro inne systemy dzialaja itd. glownie to chodzilo im o 4k i celu dopieli (wzieli troche lepszy sprzet) ktory pewnie zostanie rozpracowany w przeciagu kilku kolejnych lat ale napewno nie teraz
